PATENT ABSTRACTS OF JAPAN

(11) Publication number: 02124609 A

(43) Date of publication of application: 11.05.90

(51) Int. CI

H03F 3/343 H03F 3/345

H03F 3/45

(21) Application number: 63278839

(22) Date of filing: 02.11.88

(71) Applicant:

NEC CORP

(72) Inventor:

KURATA KATSUMASA

(54) CURRENT MIRROR CIRCUIT


(57) Abstract:

PURPOSE: To obtain a stable current mirror characteristic of the title circuit operated at a low voltage with high accuracy by providing a control circuit comprising plural field effect transistors(TRs) and a constant current source or the like to make the potential of a current input terminal and a current output terminal.

CONSTITUTION: A constant current source 6 produces an input current l_{in} of a current mirror circuit. Moreover, a field effect TR (PMOS) 10, TRs 11-13, a constant current source 6 and a constant current source 7 giving an output in tracking with them constitute a differential amplifier circuit receiving a level of a current input terminal 1 and a current output terminal 3 as inputs. Then the drains of the TRs 12, 13 being the output are connected to gates of PMOS TRs 8, 9 and the drain of the TR 9 is connected to the current output terminal 3. Thus, even if the input current and the output load are largely fluctuated, the current mirror characteristic of the current mirror circuit operated at

a low voltage with high accuracy is attained.

COPYRIGHT: (C)1990,JPO&Japio



⑩日本国特許庁(JP)

⑩特許出願公開

⑩ 公 開 特 許 公 報 (A) 平2-124609

@Int. Cl. 5

識別記号

庁内整理番号

@公開 平成2年(1990)5月11日

H 03 F 3/343

3/45

6751-5 J 6751-5 J A Z A 7741 - 5 J

> 未請求 請求項の数 1 (全6頁) 審査請求

60発明の名称

電流ミラー回路

20特 願 昭63-278839

願 昭63(1988)11月2日 220出

@発 明 田 勝正 東京都港区芝5丁目33番1号 日本電気株式会社内

東京都港区芝5丁目33番1号

日本電気株式会社 の出 願 人

70代 理 人 弁理士 内原

発明の名称

・電流ミラー回路

特許請求の範囲

電流入力増子にドレインが接続されソースが第 一の電源に接続された第一の電界効果トランジス タと、前記第一のトランジスタと同様性で互いの ゲートが共通接続され且つドレインが電流出力場 子に、ソースが前記第一の電源に接続された第二 の電界効果トランジスタと、ゲートおよびドレイ ンが前記第一のトランジスタのゲートに共通接続 され且つソースが前配第一の電源に接続された同 極性の第三の電界効果トランジスタと、前記第一 のトランジスタと逆極性でゲートが許記第一のト ランジスタのドレインに接続され且つドレインが 前記第一の電源に接続された第四の電界効果トラ ンジスタと、前配第四のトランジスタと同種性で 共にソースが前記第四のトランジスタのソースに 共通接続され且つそれぞれのドレインが前記第一 のトランジスタのゲートに接続され、一方のゲー トは所定の電位を供給され、他方のゲートは電流 出力場子に接続された第五および第六のトランジ スタと、前記第四、第五、および第六のトランジ スタの共通ソース接続点と第二の電源との間に接 続された定電流源と、前記定電流源の出力電流値 を前記電波入力増子に流れ込む電流値に比例して 変化させる手段とを備えることを特徴とする電液

発明の詳報な説明

〔産業上の利用分野〕

本発明は電流ミラー回路に関し、特に集積回路 に渡した電流ミラー比を得る電流ミラー回路に関 する.

〔従来の技術〕

従来、かかる電流ミラー回路は一対の入出力電 界効果トランジスタと定電液源とで構成した回 路、あるいはトランジスタをカスコード接続した

-1 - .

- 2 -

回路等が用いられている.

第4図はかかる従来の一例を示す電流ミラー回 路図である。

第4因に示すように、この電流ミラー回路は、ソースが第一の電源4(+V)に接続され、且した。 が中トに接続されたドレインは定電流源6をもしたが第二の電源5(-V)に接続されるととスペートに接続されたアチャンネル・エンのアチャントルMOSFET8のゲートに接続され且ココによるは第一の電源4に、ドレインは出力端子3メント型MOSFET9とから構成されている。

かかる電流ミラー回路において、定電流源6で発生した電流 I_{1a} にしたがって、出力電流 I_{0a} には I_{0a} に I_{1a} に I_{1a} となる。但し、 I_{1a} となる。但し、 I_{1a} となる。但し、 I_{1a} となる。以下ランジスタ8、9のチャンネル額: I_{1a} 、 I_{1a} 0 はトランジスタ8、9のチャンネル段である。

しかしながら、実際にはトランジスタ8と9の

- 3 -

ソース・ドレイン間電位 V psが異なる場合に、 チャンネル長変調効果によりトランジスタ8と9 のドレイン電流に誤差が生じてくる。従って、正確な入出力電流の関係は

$$I_{out} = A \left(I_{in} + \frac{V_{DS9} - V_{DS8}}{r_{ds}}\right)$$

と表わせる。但し、A=Ws /Ws, Ls=Ls とする。rasはトランジスタ8の出力抵抗、Vose, Voss はトランジスタ8、9のソース・ドレイン 電圧である。

そこで、従来より等価的にトランジスタの出力 抵抗を大きくするためにチャンネル長しを大きく したり、あるいはトランジスタのカスコード接続 (例えば、ウィルソン型電流ミラー回路等)によ る回路を使用している。

(発明が解決しようとする課題)

上述した従来の電流ミラー回路では、低電圧動作が可能であり、広い動作電圧が得られる。すなわち、通常MOSトランジスの関値電圧V_τ は 1 V弱であるので、第4図に示す従来例では1.5 V

- 4 -

程度でも十分に動作し、したがって広い動作電圧 が得られる。

しかしながら、従来例は広い動作電圧を得られるのとは反対に、ミラー特性の精度が十分に得られないという欠点がある。

また、トランジスタのカスコード接続による電流ミラー回路においては、ゲート・ソース電圧の縦環み段数倍以上が必要となるので、1.5 V程度での低電圧動作が不可能になるという欠点があ

本発明の目的は、かかる入力電流や出力負荷が 大きく変動しても、高精度且つ低電圧で動作する 安定した電流ミラー特性を得ることのできる電流 ミラー回路を提供することにある。

(課題を解決するための手段)

本発明の電流ミラー回路は、電流入力増子にドレインが接続されソースが第一の電源に接続された第一の電界効果トランジスタと、前記第一のトランジスタと同極性で互いのゲートが共通接続され且つドレインが電流出力増子に、ソースが前記

第一の電源に接続された第二の電界効果トランジ スタと、ゲートおよびドレインが前記第一のトラ ンジスタのゲートに共通接続され且つソースが前 記第一の電源に接続された同極性の第三の電界効 集トランジスタと、前記第一のトランジスタと逆 **極性でゲートが前記第一のトランジスタのドレイ** ンに接続され且つドレインが前記第一の電源に接 続された第四の電界効果トランジスタと、前記第 四のトランジスタと同極性で共にソースが前記第 四のトランジスタのソースに共通接続され且つ それぞれのドレインが前記第一のトランジスタの ゲートに接続され、一方のゲートは所定の電位を 供給され、他方のゲートは電流出力端子に接続さ れた第五および第六のトランジスタと、前記第 四、第五、および第六のトランジスタの共通ソー ス接続点と第二の電源との間に接続された定電液 級と、前記定電流級の出力電流値を前記電流入力 端子に流れ込む電流値に比例して変化させる手段 とを備えて構成される。

(実施例)

次に、本発明の実施例について図面を参照して 説明する。

第1図は本発明の第一の実施例を示す電流ミラー回路図である。

第1図に示すように、本実施例は電流入力端子 1 にドレインが接続され且つソースが第一の電源 (+V) 4に接続された第一の電界効果トランジ スタ(PMOS)8と、このPMOSトランジス タ8と同極性で互いのゲートが共通接続され且つ ドレインが電流出力端子3に、ソースが第一の電 源4に接続された第二の電界効果トランジスタ9 と、ゲートおよびドレインがPMOS8のゲート に共通接続され且つソースが第一の電源4に接続 された同極性の第三の電界効果トランジスタ10 と、第一のトランジスタ8とは逆極性でゲートが 第一のトランジスタ8のドレインに接続され且つ ドレインが第一の電源4に接続された第四の電界 効果トランジスタ (NMOS) 11と、第四のト ランジスタ11と同極性で共にソースが第四のト ランジスタ11のソースに共通接続され且つそ

-7 -

は電流出力端子3に接続された第五および第六のトランジスタ(NMOS)12および13と、これら第四、第五および第六のトランジスタ11~13の共通ソース接続点と第二の電源(~V)5との間に接続された定電流汲7と、この定電流込む電流値Ⅰ・■に比例して変化させる定電流汲6等からなる手段とを有している。

れぞれのドレインが第一のトランジスタ8のゲー

トに接続され、一方のゲートは所定の電位Vaを

所定電圧印加端子2から供給され、他方のゲート

かかる電流ミラー回路において、定電流源のは 電流ミラー回路のスカ電流I inを発生するための ものである。また、PMOSトランジスク11~13と定電流液のと トランジスク11~13と定電流液のと ングと出力な定電では電流入力の で流出力なとした差動増幅をおよ しており、その出かであるトランジスクまま び13のドレインがPMOSトランジスクタ のゲートに接続され、前述したように、

-8-

スタ9のドレインが電流出力場子3に接続されて いる。

次に、かかる電流ミラー回路の動作を説明す る.

ここでは、説明を簡単にするために、電流ミラー回路の入力電流 I inと出力電流 I out の比が 1 の場合を考え、トランジスタ 8 , 9 は同一形状のトランジスタとする。

トランジスタ10と9の(W/L)の比を(We/L・)/(Wio/Lio)=Aとすると、トランジスタ10に流れる電流 I_1 は $I_1 \approx I_{out}$ /Aとなる。このとき、電流出力増子3の電位 V_{out} とでは、一のトランジスタ8,9に流れている電流 I_{iu} 一のトランジスタ8,9に流れている電流 I_{iu} 八 I_{out} は等しいことになる。従って、トランジスタ11と13が同一サイズのトランジスタとすると、トランジスタ11と13に流れる電流源での電流 $I_1 = I_2$ となる)ように定電流源での電流 $I_2 = I_3$ となる。すなわち、 $I_3 = I_4$ とする。この状態では、トランジスタ11と13の

ゲート電位、つまりトランジスタ8と9のドレイン電位が等しい状態で安定する。このとき、 I_{10} と I_{10} の関係は、 I_{10} =2× I_{10} /Aとなり、結局のところ、(W_{9} / I_{9})/(W_{10} / I_{10})=A、 I_{10} =2× I_{10} /Aなる関係を満足すれば良いことになる。

次に、上述した電流ミラー回路のダイナミック 動作について説明する。

こでは、電流入力 I inが一定であると仮定する。電流出力増子3 に接続した負荷が下した場合、出力増子3 の電位が Δ V out だけ低下する。ないが、サート電位が低下する。では、サートランジスタ 1 1 を流れる 2 の電流が減少するので、電流入力増子1 のが一トランジスタ 1 1 のが低下し、電流 I z が減少し電流 I n を増加したところではでいる。すなわち、このトランジスタ 8 の電流がによって、サーカンジスタ 8 の電流がによって、サーカンジスタ 8 の電流がによって、サーカーの電位 V out に

- 9 -

電流入力増子1の電位Vィュが追従するように動作 する。実際には、差動ペアトラジスタ11、13 のミスマッチによるオフセット電圧とトランジス タ10、9のチャンネル長変調効果の違いによる 製差が Viaと Vout の電位の差として現われる が、2番目の項目を小さくすることはトランジス タ11,13のトランスコンダクタンスを大きく することで可能であり、せいぜい数十mVオーダ ーの差である。従って、Via≒Vout であり、高 精度の電流ミラー回路が得られる。尚、トランジ スタ12は、トランジスタ13がOFFする程度 までに電流出力端子3の電位V。。。が低下したと きに、Via, VoucがOVで安定するのを防ぐた めのトランジスタであり、このトランジスタ12 が導通し電流Ixを流せるだけの電位V。がゲー トに印加されている。従って、電流出力増子3の 電位 Vout が V n より低い場合、トランジスタ 11と12が差導対として動作し、結局 Vィゅち Vaとなるように動作する。

第2図は本発明の第二の実施例を示す電流ミ

-11-

8.

第3図は本発明の第三の実施例を示す電流ミラー回路図である。

第3因に示すように、トランジスタ8~13おび16、17は前述した第二の実施例と同様のと同様のという、本実施例はこれらに加えて、トラと接続という、本実施例はこれらに加えてれた、トランジスタ19のドレインに接続およさ、ドレインが第二の電源場子(ーV)5においたのドランジスタ20と、ゲートがようスタ20のゲートに、ドレインが終ったがある。

要するに、本実施例と前述した第二の実施例と 異なる点は、 $I_X = (2/A) \times I_{10}$ なる関係を 実現している手段であり、トランジスタ 19、 20およびトランジスタ 14 がその機能を担って ラー回路図である。

第2因に示すように、本実施例におけるトラン ジスタ8~13までの基本構成は第1図で説明し た第一の実施例と同様であり、異なる点はソース とゲートが接続されたNチャンネル型デブリーシ ョンMOSトランジスタ16とドレインおよびゲ ートが接続されたNMOSトランジスタ17とが 第一の電源4および第二の電源5間に直列接続さ れ、その接続点とトランジスタ12のゲートが接 続されるとともに、定電流源6と7の代わりにゲ ートが共に入力端子V。に接続されたNMOSト ランジスタ15および14が接続されている構成 にある。本実施例では、前述の I x = (2/A) I inなる関係をトランジスタ15および14の ディメンジョン比を (Wis/Lis)/(Wia/ L 14) = (A/2)として実現している。さら に、トランジスタ12のゲートに与える電位V。 を実現するために、デアリーショントランジスタ 16の飽和電流I。によって生じるトランジスタ 17のゲート・ソース電圧Vasによって与えてい

-12-

いる。すなわち、これらトランジスタの入出力電 流の関係は、

 $I_{\times}/I_{1a} = \{ (W_{19}/L_{19}) / (W_{8}/L_{8}) \}$ $\times \{ (W_{14}/L_{14}) / (W_{20}/L_{20}) \}$

結局、2 / A = { (W19/L19) / (W8 / L8) } × { (W14/L14) / (W20/L20) } となれば良い。また、定電液源18はトランジスタ19、20、14、10からなる帰還ループ回路に於いて、スタートアップを確実に行なわせる手段であり、トランジスタ19に流れる電液の1/100以下の微小電流で良く、さらにこの回路は抵抗で置き替えることもできる。

(発明の効果)

- 1 3 ÷

-14-

δ.

図面の簡単な説明

第1 図は本発明の第一の実施例を示す電流ミラー回路図、第2 図および第3 図はそれぞれ本発明の第二および第三の実施例を示す電流ミラー回路図、第4 図は従来の一例を示す電流ミラー回路図である。

1 … 電流入力端子、 2 … 所定電圧印加端子、 3 … 電流出力端子、 4 … 第一の電源端子(高位側)、 5 … 第二の電源端子(低位側)、 6 , 7 , 1 8 … 定電流源、 8 ~ 1 0 , 1 9 … P チャンネル・エンハンスメント型・ M O S F E T 、 1 1 ~ 1 5 , 1 7 , 2 0 … N チャンネル・エンハンスメント型・ M O S F E T 、 1 6 … N チャンネル・デプリーション型・ M O S F E T 。

代理人 弁理士 内原 晋

-15-

